## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-237889

(43) Date of publication of application: 09.09.1997

(51)Int.Cl.

H01L 29/778

H01L 21/338

H01L 29/812 H01L 21/203

H01L 29/205

(21)Application number: 08-042459

(71)Applicant: HITACHI LTD

(22)Date of filing:

29.02.1996

(72)Inventor: KUDO MAKOTO


MISHIMA TOMOYOSHI

HIGUCHI KATSUHIKO

# (54) SEMICONDUCTOR CRYSTAL LAMINATE AND SEMICONDUCTOR DEVICE USING THE LAMINATE

## (57)Abstract:

PROBLEM TO BE SOLVED: To make it possible to use Si or Sn by using an InAlAsSb layer containing Si or Sn as an N-type carrier supply layer as an N-type impurity, and using an undoped InAs layer or undoped InAsSb layer as a two-dimensional electron gas forming layer. SOLUTION: An undoped InAlAsSb layer 2 is laminated in a thickness for sufficienty relaxing the lattice strain on a semi-insulating GaAs substrate 1. InAs 3 is grown 20nm as a channel layer thereon, and an undoped InAlAsSb layer 4 is grown 2nm as a spacer layer. Then, an N-type InAlAsSb carrier supply layer 5 is grown 10nm. An undoped InAlAsSb layer 6 of 20nm and N-type InAs cap layer 7 of 50nm are sequentially epitaxially grown.



// +0: #:....ta ... tu /DA4 /... ....k /JLA ...ti /... tu /...A A A .... - OAED A 400007000

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-237889

(43)公開日 平成9年(1997)9月9日


(51) Int.Cl. <sup>6</sup>		啟別配号	庁内整理番号	FΙ		技術表示箇所		
H01L	29/778		9447 – 4M	HO1L	29/80	Н		
	21/338			;	21/203	M	M	
	29/812			29/205				
	21/203							
	29/205							
•				審査請求	未請求 請求項の	数6 OL (全	: 5 頁)	
(21)出願番号	}	<b>特願平8-42459</b>		(71) 出願人	000005108	*		
(//	-				株式会社日立製作所	听		
(22)出願日		平成8年(1996)2	月29日		東京都千代田区神田	田駿河台四丁目(	6番地	
			-	(72)発明者	工藤 真			
					東京都国分寺市東郊	なケ窪1丁目280	番地	
					株式会社日立製作所	所中央研究所内		
				(72)発明者	三島 友義			
					東京都国分寺市東郊	なケ窪1丁目280	番地	
					株式会社日立製作	所中央研究所内		
				(72)発明者				
					東京都国分寺市東郊		番地	
					株式会社日立製作所			
				(74)代理人	弁理士 小川 勝り	<b>男</b>		

## (54) 【発明の名称】 半導体結晶積層体及びそれを用いた半導体装置

## (57)【要約】

【課題】 Sbを含むN型キャリア供給層とInAsを含む2次元電子ガス形成層が積層された半導体結晶積層体及びそれを用いた半導体装置において、N型キャリア供給層のN型不純物としてSiおよびSnの使用を可能にする。

【解決手段】 N型キャリア供給層としてSiまたはSnをN型不純物として含むInAlAsSb層を用い、2次元電子ガス形成層としてアンドープInAs層またはアンドープInAs BまたはアンドープInAs Bを用いる。



【特許請求の範囲】

【請求項1】 N型キャリア供給層と2次元電子ガス形成 層が積層され、上記N型キャリア供給層から上記2次元 電子ガス形成層の上記N型キャリア供給層側表面に電子 が供給されて2次元電子ガスが形成される半導体結晶積 層体において、上記N型キャリア供給層はSiまたはS nがドープされたN型InAlAsSb層であり、上記 2次元電子ガス形成層はアンドープ I n A s 層またはア ンドープInAsSb層を有していることを特徴とする 半導体結晶積層体。

【請求項2】上記N型InAlAsSb層のIn組成比 は0.3以上0.63以下であることを特徴とする請求項 1に記載の半導体結晶積層体。

【請求項3】上記N型InAlAsSb層と上記アンド ープInAs層または上記アンドープInAsSb層の 間にスペーサー層として働くAISb層またはAIGa Sb層を有することを特徴とする請求項1又は2に記載 の半導体結晶積層体。

【請求項4】 2次元電子ガスを用いる半導体装置におい て、上記2次元電子ガスを請求項1乃至3のいずれかー 20 項に記載の半導体結晶積層体を用いて形成していること を特徴とする半導体装置。

【請求項5】上記2次元電子ガスは電界効果トランジス タのチャネルであることを特徴とする請求項4に記載の 半導体装置。

【請求項6】上記2次元電子ガスの面内に一定の電流を 流す1対の第1の電極と、上記2次元電子ガスを横切る 方向に印加される磁界によって上記2次元電子ガス面内 における電流を横切る方向に発生する出力電圧用の1対 の第2の電極を持つホール素子を有することを特徴とす 30 る請求項4に記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はエピタキシャル成長 により作製されたヘテロ接合を利用した半導体装置に関 する。

[0002]

【従来の技術】分子線エピタキシー (MBE) 法等によ りエピタキシャル成長したヘテロ構造を用いた電界効果 トランジスタのうち、InAs等特に移動度の高い材料 40 をチャネルに用いた例としては、NチャネルHEMT(H igh Electron Mobility Transistor: 電界効果トランジ スタの一種)が、特開昭60-144979号公報にて 知られている。

【0003】このHEMTは、InP基板上にIn組成 O.5からステップ状に組成を増加させたInGaAs バッファ層および $A l \times G a l - \times A s \times S b l - y$  (y = 0. 067x+0.090) バッファを順に積層し、更に、 InAsチャネル層およびAlxGa1-xAsySb 1-y (y = 0.067x+0.090) キャリア供給層を

順に積層している。キャリア供給層からチャネル層にキ ャリアである電子が供給され、チャネル層のキャリア供 給層側表面に2次元キャリアガスとして2次元電子ガス が形成される。

[0004]

【発明が解決しようとする課題】上記従来技術のHEM Tでは、通常行うキャリア供給層へのN型不純物のドー ピングを行っていない。InAsチャネル層とキャリア 供給層を接合したときに自然発生する電子で2次元電子 10 ガスが形成される。そして、キャリア供給層の厚さを変 えて2次元電子ガスの濃度を制御している。しかし、電 子ガス濃度の制御幅が小さいという問題がある。

【0005】自然発生する電子を利用せざるを得ない理 由は、InAsチャネル層と格子整合するAlxGal-x A s y S b 1-y キャリア供給層の S b 組成が 8 4 . 3 %以 上と大きい為に、通常のMBEにて非常に安定なN型不 純物として使われているSi及びSnがP型不純物とな り、N型不純物として使えない為である。

【0006】本発明の目的は、Sbを含むN型キャリア 供給層とInAsを含む2次元電子ガス形成層が積層さ れた半導体結晶積層体及びそれを用いた半導体装置にお いて、N型キャリア供給層のN型不純物としてSiおよ びSnの使用を可能にすることにある。

【課題を解決するための手段】上記目的は、N型キャリ ア供給層としてSiまたはSnをN型不純物として含む InAlAsSb層を用い、2次元電子ガス形成層とし てアンドープInAs層またはアンドープInAsSb 層を用いることにより達成できる。

【0008】また、N型キャリア供給層と2次元電子ガ ス形成層との間にスペーサー層としてAISb層または AlGaSb層を挿入しても良い。HEMTの場合、ス ペーサー層を挿入することにより電子の輸送特性が向上 する。

[0009]

【発明の実施の形態】SiドープN型InAlAsSb キャリア供給層と、InAs2次元電子ガス形成層との ヘテロ構造を有する半導体結晶積層体を例にとり本発明 の作用を説明する。本発明のキャリア供給層には、Sb 組成比の減少により小さくなった分の格子定数を補償す るInが含まれている為、小さなSb組成比でInAs 層と格子整合させることができる。例えば、InAlA sSbの1nとAlの組成比を50%にすることによ り、Sb組成比を50%以下にまで小さくすることがで きる。このようにSb組成比を小さくできることによ り、SiおよびSnはN型不純物として働き易くなる。 また一般的に、Inを多く含む材料系ではSiおよびS nはN型不純物として働きやすい性質がある。したがっ て、InAlAsSb層をN型にすることが可能であ 50 る。

-2-

【0010】次に、InAlAsSb層へのドーピング 特性に関して詳しく説明する。MBE装置により半絶縁 性GaAs基板上にアンドープInAlAsSb層(I n組成 0.5)を充分に格子歪みが緩和する厚さ(ここで は1ミクロン程度)積層し、その上にSiドープІпА l A s S b (S i 濃度 8 × 1 0 18 個/ c m³)を 1 0 0 n m、アンドープInAlAsSb層を100nm順次エ ピタキシャル成長した。試料は4枚作製し、1nの組成 比は0.5一定とし、Sbの組成比を0、0.09、0. 26、0.47と4通りに変化させた。これらの試料を 通常のファン・デア・パウ法によりホール測定した。図3 に結果を示す。少なくともSb組成比が50%以下であ れば電子がキャリアとなり、伝導型がN型となっている ことがわかる。 また、Inの組成比は0.5に限ら ず、伝導型がN型になるように、Sb組成比との兼ね合 いで適当に選べば良い。

【0011】また、InAsに格子整合するInAlA sSbのSb組成比は、Inの組成比が0.5の場合0. 44であり、このときのキャリア濃度は図3から4×1 018個/cm3を充分に超えているので、Siドープ1 nAlAsSb層がInAsをチャネルに用いるHEM T素子のキャリア供給層として非常に適した材料である ことがわかる。

【0012】また、Inの組成比は、HEMT素子への 適用を考えた場合、0.3を下回るとInAlAsSb が間接遷移領域になるため実用上問題が起こる。また、 0.63を越えると禁制帯幅が1.27eVを下回るた め、耐圧が問題となり、0.3以上0.63以下が好まし

【0013】また、図3において、得られた電子濃度を 30 直線で結ぶことによりSb組成が100%の場合でもN 型の伝導特性を示すことが予想できる。しかし、HEM T素子への適川を考えた場合、キャリアの活性化率(電 子濃度/ドーピング濃度)が50%を下回る範囲では、チ ャネルの輸送特性に悪影響がでる。そのため、Sb組成 比は0.7を越えないことが望ましい。

【0014】また、InAIAsSb層を、互いの格子 不整合による歪を維持できる範囲の膜厚のInAlAs とInAISbからなる短周期超格子で構成しても本発 明の効果に変わりは無い。

【0015】以上の説明はInAlAsSbとInAs を有するヘテロ構造を用いた半導体結晶積層体及びそれ を用いた半導体装置に本発明を適用した場合を例にとり 説明したが、InAlAsSbと、InAsSbを有す る半導体装置の場合でもIn及びSbの組成比を適当に 選べば同様の効果が得られる。

【0016】以下、本発明の実施例を図を用いて説明す る。

【0017】実施例1

より半絶縁性GaAs基板1上にアンドーブInAlA s S b 層 2 (1 n 組成 0.5、S b 組成 0.44)を充分に 格子歪みが緩和する厚さ(ここでは2ミクロン程度)積層 し、その上にInAs3をチャネル層として20nm、 アンドープInAlAsSb層4(In組成0.5、Sb 組成0.44)をスペーサ層として2nm成長し、続いて N型InAlAsSbキャリア供給層5(In組成0. 5、Sb組成0.44、Si濃度1×1018個/cm3) を10nm、アンドープInAlAsSb層6(In組 成0.5、Sb組成0.44)を20nm、N型InAs キャップ層 7 (Si 濃度 1×10<sup>19</sup>個/cm³)を50n m順次エピタキシャル成長する。

【0018】このようにして作製した半導体結晶積層体 を、周知のメサエッチング工程、ソース電極8、ドレイ ン電極9形成工程、ゲートリセス工程、ゲート電極10 形成工程を経て、HEMTデバイスを形成する。

【0019】本HEMTを、N型InAsキャップ層7 の無い状態で、通常のファン・デア・パウ法によりホール 測定したところ、アンドープInAs層3に形成される 20 二次元電子ガスの室温におけるシート電子濃度は約1. 2×10<sup>12</sup>個/cm<sup>2</sup>であった。参考のためキャリア供 給層にドーピングしなかった試料についても同様の評価 を行なったところ、シートキャリア濃度は0.7×10 12個/cm2であった。本発明により、室温における移 動度が2万cm²/V·sを越えるInAs層をチャネルに持 つHEMTのキャリア濃度のドーピングによる制御が、 初めて可能となった。キャリア濃度を制御することは、 HEMT素子において、しきい電圧を制御することに当 たる。

【0020】以上より、本発明の半導体結晶積層体及び それを用いた半導体装置がしきい電圧等のHEMT素子 の基本特性の制御性の向上に効果があることが明らかに なった。

【0021】本実施例では、GaAs基板を用いたが1 n P 基板等他の基板を用いても本発明の効果に変わりは

【0022】また、本実施例ではバッファ層は単層とし たが、格子定数を徐々に変化させたグレーデッド層等、 格子定数の異なる半導体層間を無理無く結び付けるもの 40 であればどのようなものでも良い。

【0023】また、本実施例ではチャネルにInAs層 を用いた例についてのみ記述したが、チャネルにInA sSb層または互いにひずんだlnAsとlnSbから なる短周期超格子を用いても本発明の効果に変わりは無

【0024】また、本半導体結晶積層体は移動度に非常 に優れているため、微弱磁場の測定等に利用可能な超高 感度のホール素子にも応用可能であることは明らかであ る。この場合、2次元電子ガスの面内に一定の電流を流 本発明の実施例1を図1を川い説明する。MBE装置に 50 す1対の第1の電極と、2次元電子ガスを横切る方向に

印加される磁界によって2次元電子ガス面内における電流を横切る方向に発生する出力電圧用の1対の第2の電極を設ける。

#### 【0025】実施例2

本発明の実施例2の半導体装置を図2により説明する。 【0026】MBE装置により半絶縁性GaAs基板] 上にアンドープAISb層11を50nm積層し、その 上にアンドープGaSb2.5nmとアンドープAIS b 2.5 n m からなる 20 周期の超格子バッファ 層 1 2、アンドープInAlAsSb層2(In組成0.5、 Sb組成0.44)をバッファ層として2ミクロン、アン ドープA 1 G a S b 層 1 3 (A 1 組成 0.5)を 2 n m、 InAs3をチャネル層として20nm、アンドープA 1GaSb層13をスペーサ層として2nm成長し、続 いてn型InAlAsSbキャリア供給層5(In組成 0.5、Sb組成0.44、Si濃度1×10<sup>18</sup>個/cm 3)を10nm、アンドープAIGaSb層14(AI組 成0.5)を20nm、N型InAsキャップ層7(Si 濃度1×1019個/cm³)を50nm順次エピタキシャ ル成長する。

【0027】このようにして作製した半導体結晶積層体を、周知のメサエッチング工程、ソース電極8、ドレイン電極9形成工程、ゲートリセス工程、ゲート電極10形成工程を経て、HEMTデバイスを形成する。

【0028】本HEMTを、N型InAsキャップ層7の無い状態で、通常のファン・デア・パウ法によりホール測定したところ、アンドープInAs層3に形成される二次元電子ガスの室温におけるシート・キャリア濃度はキャリア供給層にドーピングしたもので約2.3×10<sup>12</sup>個/cm²、キャリア供給層にドーピングしなかったもので約1.8×10<sup>12</sup>個/cm²であった。本発明の効果がバッファ層やスペーサ層の変更により、悪影響を受けていないことがわかる。

【0029】また、得られた半導体結晶積層体を600 ℃で10分間アニールしたが、電気的特性に変化は無かった。このことから、本半導体結晶積層体が、実際のHEMT素子作製プロセスに充分耐えうるものであることがわかる。

【0030】以上より、本発明の半導体結晶積層体及び

それを用いた半導体装置がしきい電圧等のHEMT素子の基本特性の制御性の向上に効果があることが明らかになった。

【0031】本実施例では、GaAs基板を用いたが1 nP基板等他の基板を用いても本発明の効果に変わりは 無い。

【0032】また、本実施例ではチャネルにInAs層を用いた例についてのみ記述したが、チャネルにInAsSb層を用いても本発明の効果に変わりは無い。

【0033】また、実施例1及び2で得られた結果から、本発明の半導体結晶積層体及びそれを用いた半導体装置を用いることにより、これらを用いたMM1C (Mon olithic Microwave Integrated Circuit)において相互コンダクタンス、雑音指数、利得の制御性、信頼性及び再現性が向上することは明らかである。

#### [0034]

【発明の効果】本発明によれば、InAsやInAsSb等移動度に優れた材料系を有効に利用することができる。

#### 20 【図面の簡単な説明】

【図1】本発明の実施例1の半導体装置の断面図である。


【図2】本発明の実施例2の半導体装置の断面図である。

【図3】 S i ドープ I n A l A s S b (I n 組成比 0. 5、 S i 濃度 1 × 1 0 18 個/ c m 3) における自由電子濃度の S b 組成比依存性を示す図である。


#### 【符号の説明】

1 · · · 半絶縁性GaAs基板、2 · · · アンドープ l n A l A s S b パッファ層、3 · · · アンドープ l n A s チャネル層、4 · · · アンドープ l n A l A s S b スペーサ層、5 · · · N型 l n A l A s S b キャリア供給層、6 · · · · アンドープ l n A l A s S b 層 バリア層、7 · · · · N型 l n A s キャップ層、8 · · · ソース電極、8 · · · ドレイン 電極、10 · · · ゲート電極、11 · · · · アンドープ A l S b がらなる超格子バッファ層、13 · · · アンドープ A l G a S b スペーサ層、14 · · · アンドープ A l G a S b バリア層、21 · · · 2 次元電子ガス。

[図1]



[図2]



【図3】

